⑫公開特許公報(A)

昭64-11413

Mint Cl.4

識別記号

庁内整理番号

磁公開 昭和64年(1989)1月17日

H 03 K 17/22

D - 7190 - 5J

審査請求 未請求 発明の数 1 (全3頁)

電子回路のクリヤ方法 図発明の名称

> 頭 昭62-165373 到特

願 昭62(1987)7月3日 9出

政 樹 佐 藤 ⑫発 明者

茨城県日立市幸町3丁目2番1号 日立エンジニアリング

株式会社内

株式会社日立製作所 ①出 頭 人

東京都千代田区神田駿河台4丁目6番地

日立エンジニアリング 70出。 賏

茨城県日立市幸町3丁目2番1号

株式会社

外2名 ②代 理 人 弁理士 小川 勝男

> 明 靵

1. 発明の名称

電子回路のクリヤ方法

- 2. 特許請求の範囲
 - 1、デイジタルメモリ回路,メモリ要素を具備す るアナログ回路等の電子回路において、電源投 入時にメモリを確実にクリヤするよう出力レベ ルを固定する回路を備え、さらに電源遮断時に 負荷に悪影響を与えないで速やかにクリヤする 回路を備えている電子回路のクリヤ回路におい て、電弧の応答の性能にかかわりなく電源のレ ベル検出により確実に動作し、且つ不定な出力 区間を最小にすることを特徴とする電子回路の クリヤ方法。
- 3. 発明の詳細な説明

〔 廃業上の利用分野〕

本税明はメモリ要素を具備する電子回路のクリ ヤ方法に係り、特に電源の応答の性能にかかわり なく、確実に動作することを要求されるメモリ要 | 漫を具備する電子回路に好適なクリヤ方法に関す

〔従来の技術〕

従来より電子回路のクリヤ方法としては、各種 使用されているが、代表的な回路例を第2図。第 3 図に示す。第2 図の回路は電源投入時にコンデ ンサによりクリヤ時間を持たせるようになつてい る。第3図は回路の電源投入時の電源レベルを問 定する回路となつでいる。又、クリヤ回路に遅延 回路を持たせた方法として、特開昭58-225416号. 特間昭58-221423号等が挙げられる。

(発明が解決しよとする問題点)

上記第2図の回路は電源の検出レベルはIC 22の特性に係り、検出レベルの固定がされてお らず、またIC22および23の出力が電源に依 存するため、電源投入時にクリヤが働くまでの間 の出力を規定できないという問題がある。又、您 3 図の回路は検出レベルは固定されるが、第2 図 の回路と同様にIC30の出力が電源に依存する ため、電源投入時にクリヤが働くまでの間の出力 を規定できず、電源の応答の性能によっては出力 不定の区間が長くなるという問題がある。更に第 2回,第3回とも電源遮断時のクリヤについては 配慮されていないという問題がある。

また、特闘昭58-225416号および58-221423号に記載の遅延回路を持つ方法は検出レベルは考慮されているが、遅延回路の動作電源への配慮がなされておらず、出力不定区間が電源の性能に依存している問題がある。

本発明の目的は電源の応答の性能にかかわりなく確実に動作し、且つ電源の性能に依存することなく出力不定区間を最小にし、さらに電源遮断時に負荷に悪影響を与えずにクリヤできる電子回路のクリヤ方法を提供することにある。

(問題点を解決するための手段)

上記目的は、電源レベル検出部に電圧比較器を使用し、比較器入力の片側に遅延要素を設け、電源投入後一定レベルに到達してから、クリヤを解除する様に電圧比較器を構成すること、および電圧比較器の出力段に低い電源電圧で動作する素子を使用すること、さらに電源に接続されている負

(実施例)

以下、本発明の一実施例を第1図により説明する。本回路は、遅延要素としての抵抗器1、コンデンサ2、分圧器としての抵抗器4,5、低圧比較器6、トランジスタ11、および電源遮断時のクリヤ回路により構成される。

電圧比較器6の十入力は電源Vccの投入と同時に立上り、比較器6の出力は電源Vccが比較器6の助作電圧に到つた時点でオン状態となるが、比較器6の出力に接続されているトランジスタ11のペース~エミシタ飽和電圧を越えた時点でオン状態となり、比較器6の出力がオン状態になり前にカリヤがかる。さらに、電圧比較器6の一入力はコンデンサ2により遅延され、電源Vccが一定レベル以上に確立した後比較器6の出力が反転してクリヤの解除がなされる。

また、電級遮断時は接続されている負荷(平滑コンデンサ・IC回路等)の影響を受けない点を検出点Vcc´としてクリヤ回路(POP回路)が

荷の影響を直接受けない点を検出点とする電源選 断時用のクリヤ同路を設けることにより達成される。

(作用)

また、電源遮断時は接続されている負荷 (平符 コンデンサ・I C 回路等) の影響を受けない点を 検出点としてクリヤ回路を構成すれば、負荷側の 電源がなくなる前にクリヤがかかるため負荷に悪 影響を与えない。

働き、負荷側の低級 V cc がなくなる前にクリヤがかかる。

本実施例によれば、電源投入時にはクリヤ回路の出力不定区間を最小にすることができ、電源 Vccが確立した後クリヤの解除がなされるため確 実にクリヤがかけられる効果がある。また、電源 進所時は負荷側の電源Vccがなくなる前にクリヤ がかかるため負荷に悪影響を与えず速やかにクリ ヤがかけられる効果がある。

(発明の効果)

本発明によれば、メモリ要素を持つ電子回路の電源投入時にはクリヤ回路の出力不定区間を最小にして確実にクリヤがかけられるので、電源の性能にかかわりなく電子回路の誤動作、システムの誤動作を最小限にできる効果がある。

また、電源遮断時には電子回路の斟動作を防止できる効果がある。

4. 図面の簡単な説明

第1図は本発明のクリヤ方法の実施例回路図、 第2図、第3図は従来のクリヤ回路図である。


特開昭64-11413 (3)

1,4,5,7,8,9,10,12,13,15,18,19,24,26,28,31…抵抗器、2,21,27…コンデンサ、3,20…ダイオード、6…旭圧比較器、11,16,17,29…トランジスタ、14,25…定電圧ダイオード、22,23,30…IC。


代理人 弁理士 小川勝男




第1回



第 2 区



第3回



PAT-NO:

JP401011413A

DOCUMENT-IDENTIFIER:

JP 01011413 A

TITLE:

CLEARING METHOD FOR ELECTRONIC CIRCUIT

PUBN-DATE:

January 17, 1989

INVENTOR - INFORMATION:

NAME

SATO, MASAKI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

HITACHI ENG CO LTD

COUNTRY

N/A

N/A

APPL-NO:

JP62165373

APPL-DATE:

July 3, 1987

INT-CL (IPC): H03K017/22

US-CL-CURRENT: 327/143

ABSTRACT:

PURPOSE: To minimize system malfunction without reference to the performance

of a power source by using a voltage comparator for a power source level

detection part, providing a delay element on its one side, and resetting a

clear mode after a constant level is reached after the power source is turned on.

CONSTITUTION: The + input of the voltage comparator 6 rises simultaneously

with the power-on operation of the power source V<SB>cc</SB> and the output of

the comparator 6 turns on when the power source V<SB>cc</SB> reaches the

operating voltage of the comparator 6. A TR 11 connected to the output of the

comparator 6, on the other hand, is cleared before turning on when the power

source V<SB>cc</SB> exceeds the base-emitter saturation voltage of the TR 11.

Further, the - input of the comparator 6 is delayed by a capacitor 2 and after

the power source V<SB>cc</SB> is set up above the constant level, the output of

the comparator 6 is inverted to reset the clear mode. Further, when the power

source is turned off, a clear circuit operates having a detection point where a

connected load (smoothing capacitor, IC circuit, etc.) does not exert any

influence, and clearing operation is performed before a negative-side power

source V<SB>cc</SB> is ceased.

COPYRIGHT: (C) 1989, JPO&Japio